[트랜지스터 증폭기 회로] JFET를 이용한 소신호(small signal) 증폭기 - 공통 소스 증폭기 1

 

 

 

JFET를 이용한 소신호(small signal) 증폭기

 

 

 

JFET를 이용한 증폭기는 공통으로 사용하는 단자에 따라 공통 소스, 공통 게이트, 공통 드레인 증폭회로가 있다.

 

공통 소스 증폭기는 전압증폭기(voltage amplifier)로 사용되고 있다. 

게이트 단자로 입력신호가 들어가고 드레인 단자로 출력신호가 나온다. 소스 단자는 공통(common, 접지 또는 전원연결) 으로 사용한다.

 

공통 게이트 증폭기에서는 소스 단자로 입력신호가 들어가고 드레인 단자로 출력신호가 나온다. 

게이트는 공통으로 사용한다. 이 증폭기는 전류 버퍼(current buffer)나 전압 증폭에 사용된다.

증폭기의 전류 증폭률은 1에 가깝다.

 

공통 드레인 증폭기에서는 게이트 단자로 입력신호가 들어가고 소스 단자로 출력 신호가 나온다. 

드레인 단자는 공통으로 사용된다. 공통 드레인 증폭기의 전압 증폭률은 1에 가깝다. 그래서 게이트 전압의 변화는 소스 전압에 바로 전달된다. 이에 따라 공통 드레인 증폭기를 소스 따라가기 회로(source follower)라고도 부른다.  

 

 

 

공통 소스, 게이트, 드레인 증폭기 회로 예시

 

 

 

---

 

 

공통 소스 증폭기(common source; CS)

 

 

공통 소스 증폭기에서는 위에서 소개한대로 게이트 단자로 입력신호가 들어가고 드레인 단자로 출력신호가 나온다.  소스 단자는 공통(common, 접지 또는 전원연결)으로 사용한다.

 

공통 소스 증폭기는 전압 증폭기로 가장 널리 사용되고 있다. 여러 바이어스 회로에 대한 공통 소스 증폭기에 대한 소신호 해석을 해보자.

 

 

1. 자체 바이어스 회로 공통 소스 증폭기(self bias)

 

 

자체 바이어스 회로 공통 소스 증폭기

 

 

자체 바이어스(self bias) 회로로 바이어싱 된 공통 소스 증폭기의 회로이다.

소스 저항 옆에 C_S는 우회 축전기이다.

 

 

 

회로에서 직류전원을 모두 없애고 축전기를 제거한 후 FET를 소신호 모델로 대체한 것(빨간 선으로 둘러싸인 부분)이 오른쪽 그림이다. 우회 축전기 C_S가 있는 경우이다.

 

우회 축전기 C_S가 있는 경우 저항 R_S는 short 된다. 그래서 표시하지 않았다.

이에 따라 입력 임피던스는 Z_i = R_G 이고,

출력 임피던스는 Z_o = (r_d || R_D) 이다. 그리고 r_d가 R_D에 비해 아주 크면 Z_o ≒ R_D 로 근사할 수 있다.

 

여기서 입력 임피던스란 신호원의 저항을 제외하고 연결된 총 저항을 말하고,

출력 임피던스란 부하저항을 제외하고 출력단에 연결된 총 저항을 말하는 것이다.

 

 

출력신호 v_o 는 v_o = -g_m*v_gs(r_d || R_D) 이고,

입력신호는 v_i = v_gs 이므로 전압 증폭률 A_v는 아래와 같이 구해진다.

 

 

 

---

 

 

 

우회 축전기가 없는 경우의 등가회로는 이 그림이다.

이 등가회로에서 r_d의 효과는 무시하였다. 입력 임피던스는 위 회로와 동일하게 Z_i = R_G 이다. 

 

출력 임피던스를 구하기 위해서 입력 v_i = 0 이라고 하면 g_m, v_gs도 모두 0이 되므로 출력 임피던스는 Z_o = R_D가 된다. 

 

입력부분에서는 v_i = v_gs + g_m*v_gs*R_S 이고, 출력 부분에서는 v_o = -g_m*v_gs*R_D 이므로 전압 증폭률은 아래와 같이 구해진다.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 '과학도를 위한 반도체와 전자회로의 기초' 책을 공부하여 작성 하였습니다.