본문 바로가기

self.반도체&전자회로 공부48

[반도체 직무] 반도체 R&D공정, 반도체연구소의 공정개발은 무슨일을 할까 반도체 R&D공정, 반도체연구소의 공정개발은 무슨일을 할까 삼성에 이어 SK하이닉스도 23년도 하반기 신입 채용을 시작했습니다. 9월 26일 화요일 5시까지라고 하니 주말간 준비하시어 제출하시는 분들도 많을것으로 생각됩니다. 이번 포스팅에서는 직무 선택에 도움이 될 수 있도록 R&D공정에서는 어떤 일을 하게 될지 알아보고 자기소개서 작성과 그 이후에 면접을 준비할 때에 도움이 될만한 내용이 있으면 함께 말씀드려 보겠습니다. 채용설명서를 먼저 살펴봅시다. [SK하이닉스의 R&D공정]은 [삼성전자의 반도체연구소 > 반도체 공정설계 > 공정개발] 직무와 비슷하다고 할 수 있을 것 같습니다. 지원자 분께서 이미 잘 알고계실 반도체 8대 공정의 선행기술을 개발하고 요소 기술을 발전시키는 직무입니다. 먼저 각 회사.. 2023. 9. 23.

RF Matching System과 스미스차트에 대하여(Smith Chart) - 2 RF Matching System과 스미스차트에 대하여(Smith Chart) - 2 지난 글에서 RF poewr의 임피던스와 Matching System이 필요한 이유에 대해 공부해보았다. 2022.07.27 - [self.반도체&전자회로 공부] - RF Matching System과 스미스차트에 대하여(Smith Chart) - 1 RF Matching System과 스미스차트에 대하여(Smith Chart) - 1 RF Matching System와 스미스차트에 대하여(Smith Chart) - 1 반도체 공정 중 Plasma를 사용하여 진행하는 공정이 있고, 그 Plasma를 생성하기 위해서 꼭 필요한 조건 중 하나가 바로 Power다. 그리고 RF power를.. selfimprove39.tis.. 2022. 8. 2.

RF Matching System과 스미스차트에 대하여(Smith Chart) - 1 RF Matching System와 스미스차트에 대하여(Smith Chart)-1 반도체 공정 중 Plasma를 사용하여 진행하는 공정이 있고, 그 Plasma를 생성하기 위해서 꼭 필요한 조건 중 하나가 바로 Power다. 그리고 RF power를 사용하는지 DC power를 사용하는지에 따라서 RF plasma, DC plasma 로 분류할 수 있는데 그 중 RF power를 사용하는 공정 장치에서 Power를 공급해주는 것은 RF generator 라고 하고, 공급받은 Power를 장치 내에서 효율적으로 사용할 수 있도록 해주는 것은 RF Matcher 라고 한다. RF Matcher 는 RF generator에서 공급하는 전원을 공정을 진행하는 Chamber로 최대 전력을 고효율로 공급하는 장치로.. 2022. 7. 27.

식각(etching) 공정에서 profile에 영향을 미치는 loading effect에 대해서 - 2 식각(etching) 공정에서 profile에 영향을 미치는 loading effect에 대해서 - 2 반도체의 식각(etching) 공정은 진행하고자 하는 패턴에 따라 식각 속도나 proflie에 영향을 줄 수 있는 loading effect가 발생할 수 있다. 그래서 loading effect는 식각 공정을 진행하는 웨이퍼에서 uniformity를 떨어트릴 수 있다. loading effect 의 종류와 profile을 어떻게 진행시키는지 공부해보자. 저번 글은 Macro & Micro loading effect 에 대한 내용이었다. 2022.07.08 - [self.반도체&전자회로 공부] - 식각(etching) 공정에서 profile에 영향을 미치는 loading effect에 대해서 - 1 식각.. 2022. 7. 12.

식각(etching) 공정에서 profile에 영향을 미치는 loading effect에 대해서 - 1 식각(etching) 공정에서 profile에 영향을 미치는 loading effect에 대해서 반도체의 식각(etching) 공정은 진행하고자 하는 패턴에 따라 식각 속도나 proflie에 영향을 줄 수 있는 loading effect가 발생할 수 있다. 그래서 loading effect는 식각 공정을 진행하는 웨이퍼에서 uniformity를 떨어트릴 수 있다. loading effect 의 종류와 profile을 어떻게 진행시키는지 공부해보자. 1. Macro loading effect - Macro loading effect란 ? 보통 Macro loading effect에 대해 검색해보면 붙어있는 패턴을 식각할 때 식각 속도의 차이가 나는 현상과 관련된 그림들이 많이 보인다. 식각할 면적이 증가했.. 2022. 7. 8.

반도체 2 - DRAM 과 FLASH 의 차이점은 ? 2022.06.25 - [self.반도체&전자회로 공부] - 반도체 1 - 반도체의 종류와 각각의 설명 반도체 2 - DRAM 과 FLASH 의 차이점은 ? DRAM과 FLASH은 데이터를 저장할 수 있는 대표적인 메모리 반도체이다. 하지만 두 반도체는 서로 다른 장점과 특징을 갖고 있고 많은 구조적 차이점이 있어 응용되는 곳이 서로 다르다. DRAM과 FLASH의 차이점은 무엇이 있고 어디에 사용되는지 공부해보자. 1. 휘발성 가장 잘 알려진 차이점은 바로 데이터의 휘발성(volatile)이다. DRAM과 FLASH 모두 데이터 '저장'이 가능하지만 DRAM의 경우에는 정말 짧은 시간 동안만 저장이 가능하여 주기적으로 refresh 라는 동작을 수행해야한다. FLASH는 원한다면 반영구적인 저장도 가능.. 2022. 6. 28.

반도체 1 - 반도체의 종류와 각각의 설명 반도체 1 - 메모리 반도체의 종류와 각각의 설명 반도체 회사에 관심이 조금이라도 있다면 가장 기본적으로 알아야 할 것이 반도체의 종류라고 생각한다. 가서 배우면 된다지만 그래도 자신이 어디에 지원하는지는 알고 있어야 한다고 생각한다. 크게 구조를 보면 아래와 같다. 반도체는 메모리 반도체와 비메모리 반도체로 나뉘어지는데 취준하는 학생의 입장에서 보자면... 메모리 반도체가 보통 알고 있는 반도체(DRAM, FLASH)이고 비메모리가 Foundry 사업, 시스템반도체 사업이라고 생각하면 될 것 같다. 메모리 반도체와 비메모리 반도체의 차이점은 메모리 반도체는 이름 그대로 데이터를 저장하는 반도체이고, 비메모리 반도체는 정보를 받아서 연산 한느 등의 데이터를 처리하는 반도체이다. 대표적인 비메모리 반도체에.. 2022. 6. 25.

Electrostatic chuck, ESC란? Electrostatic chuck, ESC란? 반도체 제조 공정에서 특히 진공을 사용해야 하는 공정(Etching, CVD 공정 등...)의 진행 설비의 경우 ESC 라는 부품은 반드시 장착되어 있고 아마 제일 중요한 부품 중 하나라고 생각할 수 있다. ESC는 무엇이고, 또 왜 사용하는지 간단하게 알아보자. - ESC란? ESC의 구분 제목에도 써 있듯이 ESC는 Electrostatic chuck이다. chuck, 말 그대로 wafer를 잡고 있는 부품인데 정전기력을 사용하여 잡고 있는 것이다. ESC는 여러 기준으로 구분할 수 있다. 1. monopolar / bi-polar ESC 내에 전극막이 하나이면 monopolar, 두 개 이면 bi-polar 이다. 이런 느낌이다. monopolar와 .. 2022. 6. 15.

뉴로모픽 컴퓨팅(엔지니어링) neuromorphic computing 이란 ? 뉴로모픽 컴퓨팅(엔지니어링) neuromorphic computing 이란 ? 뉴로모픽 공학(neuromorphic engineering) 이라고도 부른다고 한다. 인공지능에서 더 나아가 뉴런의 형태를 모방한 회로를 만들어 인간의 뇌 기능을 비슷하게 구현하려고 하는 공학 분야라고 한다. 인간의 뇌 기능을 하드웨어적으로 비슷하게 구현하여 만든 회로나 칩(chip)을 뉴로포픽 회로, 뉴로모픽 칩 이라고 부른다. ** 뉴런은 신경계를 구성하고 있는 사람의 세포로 우리가 세상을 보고, 인식하는 등의 정보를 받아들이고 저장하는 역할을 한다. 뉴런은 연산을 하고 시냅스가 저장을 하는 구조이다. 인간의 뇌에는 보통 1000억개의 뉴런이 있다고 알려져 있다. 인공지능이나 머신러닝에 관심이 있는 사람이라면, 인공 신경망.. 2022. 5. 28.

차세대 반도체 메모리 MRAM - Magnetic Random Access Memory 이란 ? 메모리 반도체 하면 보통 DRAM 와 FLASH 가 가장 먼저 떠오른다. 간단하게 설명하자면 DRAM 은 외부 전원에 의존하여 Active 상태에 있어야만 정보가 남아있고, 외부 전원이 차단되면 정보가 사라지는 휘발성 메모리 소자이다. 그리고 FLASH는 외부전원이 차단되어도 정보를 갖고 있는 비휘발성 메모리가 맞는데, 차세대 반도체 메모리는 FLASH 에 비하여 기존 특성들(전력, 데이터 유지, write/read 특성 등)이 뛰어나기 때문에 최근 미래 먹거리로 많이 연구되고 있는 메모리이다. 연구되고 있는 차세대 메모리는 정말 다양하게 있는데 그 중 내가 자주 들어본 건 MRAM과 PRAM 이다. ( 둘 다 비휘발성 메모리이다.) 그중 MRAM이 무엇인지 찾아보았다. MRAM : Magnetic Ra.. 2022. 5. 15.

[트랜지스터 증폭기 회로] JFET를 이용한 소신호(small signal) 증폭기 - 공통 소스 증폭기 2 JFET를 이용한 증폭기는 공통으로 사용하는 단자에 따라 공통 소스, 공통 게이트, 공통 드레인 증폭회로가 있다. 공통 소스 증폭기는 전압증폭기(voltage amplifier)로 사용되고 있다. 게이트 단자로 입력신호가 들어가고 드레인 단자로 출력신호가 나온다. 소스 단자는 공통(common, 접지 또는 전원연결) 으로 사용한다. 공통 소스 증폭기(common source; CS) 1. 자체 바이어스 회로 공통 소스 증폭기(self bias) (이전 글 참고) 2. 전압나누기 바이어스 회로 공통 소스 증폭기 전압나누기 바이어스 회로로 바이어싱 된 공통 소스 증폭기의 회로이다. 공통 소스 증폭기에서는 입력신호는 게이트로 들어가고, 출력은 드레인을 통해 나온다. 소스 저항 옆에 C_S는 우회 축전기이다. .. 2022. 5. 4.

[트랜지스터 증폭기 회로] JFET를 이용한 소신호(small signal) 증폭기 - 공통 소스 증폭기 1 JFET를 이용한 소신호(small signal) 증폭기 JFET를 이용한 증폭기는 공통으로 사용하는 단자에 따라 공통 소스, 공통 게이트, 공통 드레인 증폭회로가 있다. 공통 소스 증폭기는 전압증폭기(voltage amplifier)로 사용되고 있다. 게이트 단자로 입력신호가 들어가고 드레인 단자로 출력신호가 나온다. 소스 단자는 공통(common, 접지 또는 전원연결) 으로 사용한다. 공통 게이트 증폭기에서는 소스 단자로 입력신호가 들어가고 드레인 단자로 출력신호가 나온다. 게이트는 공통으로 사용한다. 이 증폭기는 전류 버퍼(current buffer)나 전압 증폭에 사용된다. 증폭기의 전류 증폭률은 1에 가깝다. 공통 드레인 증폭기에서는 게이트 단자로 입력신호가 들어가고 소스 단자로 출력 신호가 나.. 2022. 5. 2.

[트랜지스터 증폭기 회로] 트랜지스터의 소신호 증폭기 - 공통 베이스(base) 증폭기 공통 베이스(common-base; CB) 증폭기 *** 공통 베이스 증폭기에서는 에미터(이미터) 단자로 입력신호가 들어가고 콜렉터 단자로 출력신호가 나온다. 베이스 단자는 공통으로 사용한다. *** 공통 베이스 증폭 회로이다.(pnp 트랜지스터) 위 증폭회로에서 직류전원을 모두 없애고 축전기를 제거한 후 트랜지스터를 소신호 모델로 대체한 그림이다. (회로에서 빨간색으로 둘러싸인 부분) 공통 베이스 증폭기에서는 입력신호는 이미터로 들어가고 출력은 콜렉터를 통해 나온다. 입력 임피던스 Z_i = (R_E || r_e) 이다. 그리고 출력 임피던스는 Z_o = (R_C || r_o) ≒ R_C 로 주어진다. 여기서 입력 임피던스란 신호원의 저항을 제외하고 연결된 총 저항을 말하고, 출력 임피던스란 부하저항을.. 2022. 4. 30.

[트랜지스터 증폭기 회로] 트랜지스터의 소신호 증폭기 - 공통 컬렉터(collector) 증폭기 공통 컬렉터(common-collector; CC) 증폭기 *** 공통 컬렉터 증폭기에서는 베이스 단자로 입력신호가 들어가고 에미터(이미터) 단자로 출력신호가 나온다. 컬렉터 단자는 공통으로 사용된다. 이 증폭기의 전압 증폭률은 1에 가깝다. 베이스 전압의 변화가 에미터(이미터) 전압에 바로 전달되어, 에미터 따라가기 회로(emitter follower)라고도 부른다. *** 공통 컬렉터 증폭회로이다. 위 증폭회로에서 직류전원을 없애고 축전기를 제거한 후 트랜지스터를 소신호 모델로 대체한 그림이다. (회로에서 빨간색으로 둘러싸인 부분) 공통 컬렉터 증폭기에서 입력신호가 베이스 단자로 들어가는 것은 공통 이미터 증폭기와 동일하지만, 출력이 이미터 단자로 나오는 것은 공통 이미터 증폭기의 경우와 다르다. 여.. 2022. 4. 28.

[트랜지스터 증폭기 회로] 트랜지스터의 소신호 증폭기 - 공통 에미터(emitter) 증폭기 양극 접합트랜지스터를 이용한 소신호 증폭기 양극 접합트랜지스터를 이용한 증폭기는 공통으로 사용하는 단자에 따라 공통 에미터(이미터), 공통 베이서, 공통 콜렉터 증폭회로가 있다. -. 공통 에미터(이미터) 증폭기는 전압증폭기(voltage amplifier)로 널리 사용되고 있다. 베이스 단자로 입력신호가 들어가고, 콜렉터 단자로 출력신호가 나온다. 에미터(이미터) 단자는 공통(접지 또는 전원연결)으로 사용한다. -. 공통 베이스 증폭기에서는 에미터(이미터) 단자로 입력신호가 들어가고 콜렉터 단자로 출력신호가 나온다. 베이스 단자는 공통으로 사용한다. -. 공통 콜렉터 증폭기에서는 베이스 단자로 입력신호가 들어가고 에미터(이미터) 단자로 출력신호가 나온다. 콜렉터 단자는 공통으로 사용된다. 이 증폭기의 .. 2022. 4. 25.

[트랜지스터 증폭기 회로] 트랜지스터의 소신호 모델 - JFET의 소신호 모델 JFET의 소신호(small signal) 모델 ***참고*** [2022.04.22] 트랜지스터 증폭기 회로 - 트랜지스터의 소신호 모델 글 참고 트랜지스터의 증폭회로에서는 트랜지스터에 dc 바이어싱을 한 후 AC 신호를 입력하면 트랜지스터의 작용에 의해 AC 신호가 증폭된다. 이때 AC 신호에 대한 증폭률, 임피던스 등을 계산하려면 소신호에 대한 트랜지스터의 모델(등가회로)이 필요하다. 양극 접합트랜지스터와 FET의 소신호(small signal)에 대한 등가회로, 즉 모델을 공부해보자. 트랜지스터의 DC 바이어싱에 관련된 전류, 전압은 V_BE, I_C와 같이 모두 대문자로 표기한다. AC 신호에 대해서는 v_be, i_c와 같이 소문자로 표현한다. DC와 AC를 같이 언급할 때는 v_BE, i_C.. 2022. 4. 24.

[트랜지스터 증폭기 회로] 트랜지스터의 소신호 모델 - 양극 접합트랜지스터 소신호 모델 2 트랜지스터의 소신호 모델 - 양극 접합트랜지스터 소신호 모델 2 [참고] 바로 이전 글에서 양극 접합트랜지스터의 소신호 모델에 대한 전류와 전압을 구해보았다. [트렌지스터 증폭기회로] 트랜지스터의 소신호 모델 - 양극 접합트랜지스터 소신호 모델 1 DC 바이어싱에 의한 트랜지스터의 동작점 Q점 근방에서 Taylor 전개한 식 중 첫 번째 식은 전압에 대한 식이었다. AC 신호만에 대한 식 중에서 첫 번째 식은 전압에 대한 식이므로 오른쪽 항들도 모두 전압의 단위를 가져야 한다. 따라서 i_b는 전류이니까 h_ie는 저항의 단위를 가져야 하고, v_ce는 전압이니까 h_re는 단위가 없어야 한다. 위 식을 만족하는 Kirchoff 회로이다. 베이스와 에미터 사이의 전압강하는 두 요소의 전압강하 h_ie*i.. 2022. 4. 23.

[트랜지스터 증폭기 회로] 트랜지스터의 소신호 모델 - 양극 접합트랜지스터 소신호 모델 1 트랜지스터의 소신호 모델 트랜지스터의 증폭회로에서는 트랜지스터에 dc 바이어싱을 한 후 AC 신호를 입력하면 트랜지스터의 작용에 의해 AC 신호가 증폭된다. 이때 AC 신호에 대한 증폭률, 임피던스 등을 계산하려면 소신호에 대한 트랜지스터의 모델(등가회로)이 필요하다. 양극 접합트랜지스터와 FET의 소신호(small signal)에 대한 등가회로, 즉 모델을 공부해보자. 트랜지스터의 DC 바이어싱에 관련된 전류, 전압은 V_BE, I_C와 같이 모두 대문자로 표기한다. AC 신호에 대해서는 v_be, i_c와 같이 소문자로 표현한다. DC와 AC를 같이 언급할 때는 v_BE, i_C와 같이 첨자를 대문자로 사용한다. 기본적으로 AC와 DC는 중첩의 원리에 다라 각각 따로 해석을 할 수 있다. 이전 글 까.. 2022. 4. 22.

[FET 바이어스 회로] 공핍형, 증가형 MOSFET 의 전압나누기 바이어스 회로 공핍형 MOSFET의 전압나누기 바이어스 회로 공핍형 MOSFET의 바이어스 회로는 기본적으로 JFET의 바이어스 회로와 유사하다. MOSFET의 입력전압 V_GS와 출력전류 I_D의 관계(특성곡선)은 JFET와 비슷하기 때문이다. 두 특성곡선의 차이점은 공핍형 MOSFET에서는 이 특성곡선이 V_GS가 양인 경우도 가능하고 I_D 도 I_DSS 이상의 값을 가질 수 있다는 것이다. 이에 따라 소자의 동작점도 이 영역에 존재할 수 있게 된다. 결과적으로 앞에서 논의한 바이어스 회로에 공핍형 MOSFET을 대체해도 MOSFET에 맞는 바이어스 회로가 될 수 있다. 위 회로는 기본적으로 JFET의 전압나누기 바이어스 회로에서 JFET 대신에 공핍형 MOSFET으로 대체한 회로이다. 그래서 회로 해석도 JFE.. 2022. 4. 20.

[FET 바이어스 회로] JFET 공통 드레인 바이어스 회로, 공통 게이트 바이어스 회로 JFET 공통 드레인 바이어스 회로 공통 드레인 바이어스 회로에서는 입력 신호 v_i가 게이트로 들어가고 출력 신호 v_0는 소스 단자로 나온다. 드레인은 공통(common)이다. 이 회로는 양극 접합트랜지스터의 공통 콜렉터 바이어스 회로에 대응된다. 참고 2022.04.14 - [트랜지스터의 바이어스 회로] 공통 베이스 바이어스, 콜렉터 바이어스 회로 입력 부분에 Kirchoff 법칙을 적용하면 인데 여기서 게이트 전류 I_G = 0 이므로 이고, 따라서 게이트-소스 전압은 아래와 같이 구할 수 있다. 그리고 이 회로에서 I_D ≒ I_S 이므로 위의 식은 V_GS = -I_D*R_S 로 바꿔 쓸 수 있고 이를 JFET 에서의 입력전압 V_GS와 출력전류 I_D와의 관계식(제곱의 관계)에 대입하면 아래.. 2022. 4. 19.

[FET 바이어스 회로] JFET 공통 소스 바이어스 회로 - 자체 바이어스 / 전압나누기 회로 JFET 공통 소스 바이어스 회로 공통 소스 증폭기에서는 입력신호 v_i가 게이트 단자로 들어가고 출력신호 v0가 드레인 단자로 나온다. 소스 단자는 공통(common, 접지 또는 전원연결)으로 사용한다. 전압증폭기로 가장 널리 사용되고 있는 것이 공통 소스 증폭기이다. 공통 소스 증폭기를 위한 바이어스 회로에는 아래 세 가지가 있을 수 있다. 1. 고정 바이어스 회로 2. 자체 바이어스 회로 3. 전압나누기 바이어스 회로 1번은 이전 글 참고 2022.04.17 - [FET 바이어스 회로] JFET 공통 소스 바이어스 회로 - 고정 바이어스 회로 2. 자체 바이어스 회로 자체 바이어스(self bias) 회로는 JFET에서 널리 사용되고 있는 바이어스 회로이다. 자체 바이어스 회로이다. 고정 바이어스 .. 2022. 4. 18.

[FET 바이어스 회로] JFET 공통 소스 바이어스 회로 - 고정 바이어스 회로 JFET 공통 소스 바이어스 회로 공통 소스 증폭기에서는 입력신호 v_i가 게이트 단자로 들어가고 출력신호 v0가 드레인 단자로 나온다. 소스 단자는 공통(common, 접지 또는 전원연결)으로 사용한다. 전압증폭기로 가장 널리 사용되고 있는 것이 공통 소스 증폭기이다. 공통 소스 증폭기를 위한 바이어스 회로에는 아래 세 가지가 있을 수 있다. 1. 고정 바이어스 회로 2. 자체 바이어스 회로 3. 전압나누기 바이어스 회로 1. 고정 바이어스 회로 고정 바이어스 회로 예시다. 이 회로에서는 n-채널 JFET의 바이어스 전압 V_GS를 공급하기 위해 전원 V_GG를 사용하고 있다. 이 전원에 의해 게이트가 소스에 대해 항상 - 로 유지된다. 이렇게 고정된 전원에 의해 FET가 바이어스되기 때문에 이 회로를.. 2022. 4. 17.

[FET 바이어스 회로] FET 바이어스 회로 (Field Effect Transistor) 양극 접합트랜지스터는 전류로 제어되는 소자인 데 반해, FET는 전압으로 제어되는 소자이다. 따라서 양극 접합트랜지스터에서는 베이스 전류 I_B를 조절하여 소자가 원하는 지점(활동영역, active region)에서 작동되도록 하는데 반해, FET에서는 게이트 전압 V_GS를 조절하여 원하는 지점(포화영역, saturation region)에서 소자가 동작하도록 만든다. 그리고 양극 접합트랜지스터의 입력과 출력 사이의 관계는 직선전인 데 반해(콜렉터전류 = β*베이스전류), FET에서는 입력과 출력 사이의 관계는 제곱의 관계를 나타낸다. JFET와 공핍형(depletion) MOSFET 에서는 입력전압 V_GS와 출력전류 I_D의 관계는.. 2022. 4. 16.

[트랜지스터의 바이어스 회로] 공통 베이스 바이어스, 콜렉터 바이어스 회로 공통 베이스 바이어스 회로 공통 베이스 바이어스 회로에서는 베이스를 공통으로 사용한다. 공통 베이스 회로에서 입력은 에미터로 들어가고 출력은 콜렉터로 나온다. 대표적인 공통 베이스 바이어스 회로이다. 이 회로의 입력 부분(에미터로 들어가는 부분)에 Kirchoff 법칙을 적용하면 이므로 에미터 전류 I_E 에 대해 식을 다시 정리하면 아래와 같다. 큰 폐곡선에 대해(전체 회로 부분) Kirchoff 법칙을 적용하면 이고 여기서 에미터 전류와 콜렉터 전류는 거의 같으므로 콜렉터 전류 대신 에미터 전류로 바꾸어 표현할 수 있다. 회로의 출력 부분(콜렉터로 나오는 부분)에 Kirchoff 법칙을 적용하면 이다. 이에 따라 V_CB = 0 인 지점(포화점, saturation)에서의 전류는 Vcc / Rc 로 .. 2022. 4. 14.

[트랜지스터의 바이어스 회로] 공통 에미터 바이어스 회로 - 3 [트랜지스터의 바이어스 회로] 양극 접합트랜지스터의 바이어스 회로 글에서 온도에 따른 트랜지스터의 특성값에 변화에 대해 트랜지스터의 동작점이 변하지 않도록 dc 바이어싱 해야 함을 공부했다. 이 점을 유의하면서 트랜지스터를 어떻게 dc 바이어싱 하는지 공부해보자. 1) 고정 바이어스 회로 2) 콜렉터 되먹임 바이어스 회로 3) 전압 나누기 바이어스 회로 공통 에미터 바이어스 회로 (3) 전압나누기 바이어스 회로(voltage divide) 전압나누기(voltage divide) 바이어스 회로는 안정한 바이어스를 주는 회로로써 트랜지스터 증폭기에 가장 널리 이용되고 있다. 이 그림이 전압나누기 바이어스 회로이다. 고정 바이어스 회로나 되먹임 바이어스(feedback bias) 회로에 비해 저항이 추가된 것.. 2022. 4. 13.

[트랜지스터의 바이어스 회로] 공통 에미터 바이어스 회로 - 2 [트랜지스터의 바이어스 회로] 양극 접합트랜지스터의 바이어스 회로 글에서 온도에 따른 트랜지스터의 특성값에 변화에 대해 트랜지스터의 동작점이 변하지 않도록 dc 바이어싱 해야 함을 공부했다. 이 점을 유의하면서 트랜지스터를 어떻게 dc 바이어싱 하는지 공부해보자. 1) 고정 바이어스 회로 2) 콜렉터 되먹임 바이어스 회로 3) 전압 나누기 바이어스 회로 공통 에미터 바이어스 회로 (2) 콜렉터 되먹임 바이어스 회로 콜렉터 되먹임 바이어스(feedback bias)는 콜렉터에서 일부분의 전압을 베이스에 되먹임시키는 회로이다. 입력 부분에 대해 Kirchoff 법칙을 적용하면, 으로 정리할 수 있다. V_BE가 일정하다고 가정할 경우, 온도가 증가하면 β 값이 증가하게 되고 이에 따라 콜렉터 전류 Ic가 증.. 2022. 4. 12.

[트랜지스터의 바이어스 회로] 공통 에미터 바이어스 회로 - 1 [트랜지스터의 바이어스 회로] 양극 접합트랜지스터의 바이어스 회로 글에서 온도에 따른 트랜지스터의 특성값에 변화에 대해 트랜지스터의 동작점이 변하지 않도록 dc 바이어싱 해야 함을 공부했다. 이 점을 유의하면서 트랜지스터를 어떻게 dc 바이어싱 하는지 공부해보자. 1) 고정 바이어스 회로 2) 콜렉터 되먹임 바이어스 회로 3) 전압 나누기 바이어스 회로 공통 에미터 바이어스 회로 공통 에미터 증폭기가 전압증폭기로 널리 사용되고 있다. 아래에서는 공통 에미터 증폭기를 위한 여러 가지 바이어스 회로에 대해 공부해보자. 공통 에미터 증폭기에서는 입력신호 v_i는 베이스로 들어가고 출력신호 v_o는 콜렉터로 나온다. 에미터는 접지로써 공통이다. (1) 고정 바이어스 회로 고정 바이어스(base bias 또는 f.. 2022. 4. 11.

[트랜지스터의 바이어스 회로] 양극 접합트랜지스터의 바이어스 회로 양극 접합트랜지스터의 바이어스 회로 양극 접합트랜지스터를 증폭기에 사용하기 위해서는 활동영역(active mode, 활동모드)에서 작동하도록 해야 한다. *******참고******* 1. 두 접합 모두 순바이어스를 하는 경우 (포화모드) 2. 두 접합 모두 역바이어스를 하는 경우 (차단모드) 3, 4. 하나를 순바이어스, 다른 하나는 역바이어스를 하는 경우 (활동, 역활동 모드) V_EB : 에미터 - 베이스 전압 V_CB : 베이스 - 콜렉터 전압 ****************** 이에 따라 베이스-에미터 접합은 순바이어스, 베이스-콜렉터 접합은 역바이어스로 dc전원을 공급해 주어야 한다. 그리고 실리콘으로 만든 트랜지스터의 베이스-에미터 접합에는 0.7V 이상의 전압이 주어져야 트랜지스터가 on 상.. 2022. 4. 10.

[다이오드] 다이오드 - 다이오드 논리 회로 다이오드-다이오드 논리회로 다이오드를 활용하여 논리회로를 구성할 수 있다. 논리회로는 AND, OR, NOR 게이트 회로 같은 것을 말한다. 여기서도 이전 글에 이어 회로에 사용되는 다이오드는 모두 이상적인 다이오드라고 가정한다. 다이오드를 이용한 OR, AND 게이트 회로이다. 디지털 논리회로에서는 +5V 이상을 논리 1의 상태로 정의하고, +5V 이하를 논리 0의 상태로 정의한다. 왼쪽이 OR 게이트이다. -. 입력 V1, V2 모두 0의 상태일 때는 다이오드 D1, D2 모두 off 상태가 되므로 출력 Vout은 당연히 0이 된다. -. V1 = +5V, V2 = 0 인 경우에서는 다이오드 D1은 on 상태가 되고 다이오드 D2는 off 상태가 된다. 다이오드 D1이 on 상태이므로 저항 R에 전류.. 2022. 4. 7.

[다이오드] 다이오드 클리퍼 & 클램퍼 회로 - 2 다이오드 클리퍼 & 클램퍼 회로 1번 글에서 다양한 클리퍼 회로의 출력을 공부했고 2번 에서 클램퍼 회로와 출력을 알아보자. [다이오드] 다이오드 클리퍼&클램퍼 회로 - 1 이번에도 회로에 대해 공부하는 것에서 모든 다이오드는 이상적인 다이오드로 가정한다. 클램퍼 회로 클램퍼 회로는 입력신호의 모양은 바꾸지 않고 입력신호의 크기를 + 또는 - 방향으로 평행이동시키는 회로이다. 클램퍼 회로는 축전기, 다이오드, 저항으로 구성되어 있다. 축전기는 입력신호와 직렬로 연결되고 다이오드와 저항은 병렬로 연결되어 있다. 다이오드의 방향과 직류전원의 방향에 따라 다양한 형태의 클램핑이 가능하다. 직류전원이 없는 클램퍼 회로가 주어져 있다. 클리퍼 회로에서는 입력신호로 sin파를 고려했는데, 클램퍼 회로에서는 펄스신호.. 2022. 4. 5.

이전 1 2 다음

티스토리툴바