반도체 R&D공정, 반도체연구소의 공정개발은 무슨일을 할까
삼성에 이어 SK하이닉스도 23년도 하반기 신입 채용을 시작했습니다. 9월 26일 화요일 5시까지라고 하니 주말간 준비하시어 제출하시는 분들도 많을것으로 생각됩니다. 이번 포스팅에서는 직무 선택에 도움이 될 수 있도록 R&D공정에서는 어떤 일을 하게 될지 알아보고 자기소개서 작성과 그 이후에 면접을 준비할 때에 도움이 될만한 내용이 있으면 함께 말씀드려 보겠습니다.
채용설명서를 먼저 살펴봅시다.
[SK하이닉스의 R&D공정]은 [삼성전자의 반도체연구소 > 반도체 공정설계 > 공정개발] 직무와 비슷하다고 할 수 있을 것 같습니다. 지원자 분께서 이미 잘 알고계실 반도체 8대 공정의 선행기술을 개발하고 요소 기술을 발전시키는 직무입니다.
먼저 각 회사의 채용공고에 나와있는 설명을 먼저 확인해봅시다.
SK하이닉스 R&D공정 | 삼성전자 반도체연구소 > 공정설계 > 공정개발 |
Photo : Patterning 공정 기술 적기 개발, 양산성 확보를 위한 공정 최적화 및 생산성 향상, 개발/양산 OPC지원, OPC Solution 기술개발 Etch : Etching 공정에 대한 연구와 신공정 및 장비 개발 Diffusion : CVD, ALD, Implantation 등 Diffusion 단위 공정과 요소 기술의 적기 개발 Thin Film : 절연막 증착공정, 금속 또는 금속질화막 형성 공정의 기술개발 및 최적공정 조건 제시 C&C : CMP 및 Cleaning 공정 진행 장비의 Process Set-up과 각종 공정 개선 및 생산성 향상 R&D DMI : Optic/E-beam 등 계측 기술과 Tool을 개발하고 개선하여 적용 Wafer Bonding : Wafer간 접합을 위한 Wafer Bonding-Edge Treatment(Trimming) , Thinning 공정개발 및 생산성 향상을 위한 공정/장비 최적화 AT : 구조, 표현 측면에서 제품/재료 물성 및 불량을 분석하고, 분석 기술을 개발 |
- 반도체 8대 공정 선행기술 개발 및 고도화 - Defect 원인 분석 및 모델링 제시 - Module 별 계측 Data 모니터링을 통한 공정관리 - 개발 방법론 및 프로세스 개선을 위한 요소기술 개발 |
각 8대 공정마다 설명이 다르게 써있지만 결국 정리하면 차세대 제품을 만들기 위한 새로운 공정과 새로운 설비를 개발하는 직무입니다. 지원할 때 공정 하나를 염두해두고 작성한다면 자기소개서 작성이 쉬울 뿐 아니라 이후에 면접을 준비할 때에도 도움이 될 것 같습니다.
공정R&D로 합격하게 된다면 채용설명서에 적혀 있는 부서들 중에 지원하여 해당 공정을 개발하게 됩니다. 기본적으로 연구소에서는 N+1, 2, 3 ... 의 제품을 담당하기 때문에 새롭게 개발하고 발전시켜야 하는 부분들이 있을 것입니다.
간단하게 예시를 생각해보면 DRAM은 현재 양산하고 있는 제품보다 더 미세한 Pattern을 갖는 제품을 만들어야 할 것인데 Photo 엔지니어는 어떻게 더 미세한 Pattern을 찍어낼지 고민해야하고 새로운 PR을 개발하기 위해 소재사와 함께 연구를 할 수도 있을 것입니다. 또 EUV 장비를 새로 도입하게 된다면 장비사와 함께 공정을 셋업하는 일도 하게될 수 있습니다.
* Wafer Bonding이란?
추가로 Wafer Bonding에 대해 설명드리겠습니다. 3D NAND 구조까지는 아시는 분이 이제는 많을거라고 생각합니다. 거기서 FLASH NAND의 성능을 더 좋게 만들기 위해서 새롭게 도입한 적층 방법이 있는데, 중국 YMTC社가 제일 먼저 실제 사용한 것으로 알고 있습니다.
(이미지를 클릭하면 기사 본문으로 이동합니다)
YMTC社가 말하는 Xtacking 은 하부 메탈 배선과 적층을 각각 다른 wafer에 진행하고 하나를 뒤집어서 붙이는 방식으로 NAND FLASH의 성능을 높일 수 있는 기술입니다. 하이닉스는 여기서 두 Wafer를 붙이는 기술을 개발하는 부서를 Wafer bonding로 새로 만든 것으로 보입니다.
해당 기술에 대해 자세히 알지는 못하지만 생각해봤을 때 Wafer 간 Alignment를 맞추는 것이 중요할 것 같고 Wafer의 Warpage가 Bonding 가능 여부에 크게 중요한 요소가 될 것 같습니다. 상부 Wafer의 Silicon을 갈아줄 때에도 Warpage가 많은 문제가 될 것 같은데 그런 문제들을 해결하여 문제없이 Bonding이 될 수 있도록 개발하는 일을 하는 부서로 보입니다.
뉴스 기사에서도 살펴 봅시다.
(이미지를 클릭하면 기사 본문으로 이동합니다)
해당 기사 내용은 삼성의 FLASH NAND를 개발의 Etching 공정에서 사용하는 식각 장비,특히 옥사이드 식각 장비는 LAM社의 장비를 주로 사용해왔는데 TEL社의 신규 설비 성능이 좋아서 TEL社 장비를 사용하게 될 수도 있다는 내용입니다.
기사 내용중 아래와 같은 내용이 있는데, 여기서 말하는 현업 엔지니어가 바로 R&D 공정 엔지니어 / 반도체연구소 공정개발 엔지니어입니다.
이렇게 공정R&D는 새로운 장비를 도입할 때에 테스트 웨이퍼를 보내 평가를 해보고 결과를 분석하는 일도 하게 됩니다. 그래서 장비사와 소통&협업 해야하는 일이 많은 직무입니다.
소통할 일이 많은 직무
그렇지 않은 직무가 없겠지만 R&D공정은 다른 부서와 소통, 협력해야 하는 일이 특히 더 많을 수 있습니다.
위 기사처럼 새로운 장비를 테스트하기 위해서는 장비사와 정말 잦은 소통과 협력을 해야합니다. 그리고 제품을 만들기 위해서는 소자와도 계속 소통을 해야합니다. 소자에서 Design Rule을 정하고 그에 따라 각 공정별 Spec을 정하기 때문에 요청이 오고, 요청을 하는 일이 많을 것입니다.
그 뿐 아니라 신공정을 개발하기 위해서는 다른 8대 공정 엔지니어와도 소통할 일이 많습니다. 예시로 만약 CVD 엔지니어를 들어보겠습니다. 이번에 선택비를 더 높이기 위해 설비사와 새로 개발한 막질이 있습니다. 이 막질이 실제로 기존보다 선택비가 높아졌는지 어떻게 알아볼 수 있을까요? 바로 Etch를 진행해봐야 합니다. 이런 경우에 Etch 공정의 엔지니어에게 협업 요청을 해야할 것입니다.
마무리
하이닉스의 자기소개서는 다른 회사와는 다르게 모든 항목에서 지원자의 경험을 묻는 질문이라는게 특이하다고 생각했었습니다. 그래서 하이닉스 자기소개서가 제일 쉽다고 느껴지기도 했었습니다. 이번에 하이닉스의 자기소개서가 몇 년동안 동일했던 질문에서 살짝 바뀌었지만 역시 지원자의 경험을 중점으로 쓰게 되어있습니다.
해당 내용을 참고하셔서 직무 선택이나 자기소개서 작성에 도움이 되었으면 좋겠고, 좋은 결과 있기를 바랍니다.
'self.반도체&전자회로 공부' 카테고리의 다른 글
RF Matching System과 스미스차트에 대하여(Smith Chart) - 2 (0) | 2022.08.02 |
---|---|
RF Matching System과 스미스차트에 대하여(Smith Chart) - 1 (0) | 2022.07.27 |
식각(etching) 공정에서 profile에 영향을 미치는 loading effect에 대해서 - 2 (0) | 2022.07.12 |
식각(etching) 공정에서 profile에 영향을 미치는 loading effect에 대해서 - 1 (1) | 2022.07.08 |
반도체 2 - DRAM 과 FLASH 의 차이점은 ? (0) | 2022.06.28 |
댓글