[트랜지스터 증폭기 회로] 트랜지스터의 소신호 모델 - JFET의 소신호 모델

 

 

JFET의 소신호(small signal) 모델

 

 

 

***참고***

 

 

[2022.04.22] 트랜지스터 증폭기 회로 - 트랜지스터의 소신호 모델 글 참고

 

 

 

트랜지스터의 증폭회로에서는 트랜지스터에 dc 바이어싱을 한 후 AC 신호를 입력하면 트랜지스터의 작용에 의해 AC 신호가 증폭된다.

이때 AC 신호에 대한 증폭률, 임피던스 등을 계산하려면 소신호에 대한 트랜지스터의 모델(등가회로)이 필요하다.

 

양극 접합트랜지스터와 FET의 소신호(small signal)에 대한 등가회로, 즉 모델을 공부해보자.

 

트랜지스터의 DC 바이어싱에 관련된 전류, 전압은 V_BE, I_C와 같이 모두 대문자로 표기한다.

AC 신호에 대해서는 v_be, i_c와 같이 소문자로 표현한다.

DC와 AC를 같이 언급할 때는 v_BE, i_C와 같이 첨자를 대문자로 사용한다. 

 

 

표기 예시

 

 

---

 

 

공통 소스 회로에서 JFET와 MOSFET은 게이트-소스 전압의 변화에 따라 드레인-소스의 전류가 바뀐다.

즉, FET는 전압제어소자이다.

 

dc 바이어싱이 되어있는 FET에 ac 신호가 입력되면 드레인-소스 전압은 dc 바이어싱 전압과 ac 신호 전압의 합으로써 아래와 같이 표현된다.

 

 

 

 

이 전압의 변화에 따라 드레인-소스 전류가 바뀌는데, 이 또한 dc 바이어싱 전류와 증폭된 ac 전류의 합으로써 아래와 같이 표현된다.

 

 

 

 

ac 신호를 아주 작다고 가정하면 이를 동작점 Q 근방에서 Taylor 전개를 할 수 있다. 드레인 전류 i_D는 (v_GS, v_DS) 두 변수로 표시할 수 있고, 동작점 Q점은 (V_GS, V_DS) 이므로 아래와 같이 전개할 수 있다.

 

 

 

 

위의 전개식에서 첫 번째 편미분 항은 g_m 으로써 트랜스 컨덕턴스(transconductance) 이고, 두 번째 편미분 항은 g_o 로써 출력 부분의 컨덕턴스를 뜻한다.

 

따라서 위 식에서 ac 신호에 대한 부분은 i_d = g_m*v_gs + g_o+v_ds 와 같이 표현된다.

 

 

 

 

여기서 g_o = 1/r_o 로써 출력저항으로 표현할 수 있다. 이 식은 FET의 출력 부분의 Kirchoff 법칙을 나타낸다. 

입력 부분은 임피던스가 ∞ 인것과 같으므로 열린회로(open circuit) 이다.

 

따라서 이 FET의 등가회로는 아래와 같이 나타낼 수 있다.

 

 

공통 소스회로의 FET 등가회로

 

 

JFET의 경우 이전 JFET에서 계속 반복했듯이

 

 

으로 주어지므로 트랜스컨덕턴스는 아래와 같이 표현할 수 있다.

 

 

 

 

출력 임피던스 r_o(1/g_o)는 V_DS에 대한 I_D의 특성곡선에서 아래와 같이 구해진다.

이 출력 임피던스가 충분히 크면 열린회로가 되어 등가회로가 훨씬 간단해진다.

 

 

 

 

 

 

공핍형 MOSFET의 경우는 기본적으로 JFET와 동일하다.

반면에 증가형 MOSFET의 경우에는 

 

 

이므로 트랜스컨덕턴스는 아래와 같이 주어진다.

 

 

 

 

 

 

 

 

 

 

 

 

 '과학도를 위한 반도체와 전자회로의 기초' 책을 공부하여 작성 하였습니다.