본문 바로가기

모두 self118

[트랜지스터 증폭기 회로] 트랜지스터의 소신호 모델 - 양극 접합트랜지스터 소신호 모델 2 트랜지스터의 소신호 모델 - 양극 접합트랜지스터 소신호 모델 2 [참고] 바로 이전 글에서 양극 접합트랜지스터의 소신호 모델에 대한 전류와 전압을 구해보았다. [트렌지스터 증폭기회로] 트랜지스터의 소신호 모델 - 양극 접합트랜지스터 소신호 모델 1 DC 바이어싱에 의한 트랜지스터의 동작점 Q점 근방에서 Taylor 전개한 식 중 첫 번째 식은 전압에 대한 식이었다. AC 신호만에 대한 식 중에서 첫 번째 식은 전압에 대한 식이므로 오른쪽 항들도 모두 전압의 단위를 가져야 한다. 따라서 i_b는 전류이니까 h_ie는 저항의 단위를 가져야 하고, v_ce는 전압이니까 h_re는 단위가 없어야 한다. 위 식을 만족하는 Kirchoff 회로이다. 베이스와 에미터 사이의 전압강하는 두 요소의 전압강하 h_ie*i.. 2022. 4. 23.
[트랜지스터 증폭기 회로] 트랜지스터의 소신호 모델 - 양극 접합트랜지스터 소신호 모델 1 트랜지스터의 소신호 모델 트랜지스터의 증폭회로에서는 트랜지스터에 dc 바이어싱을 한 후 AC 신호를 입력하면 트랜지스터의 작용에 의해 AC 신호가 증폭된다. 이때 AC 신호에 대한 증폭률, 임피던스 등을 계산하려면 소신호에 대한 트랜지스터의 모델(등가회로)이 필요하다. 양극 접합트랜지스터와 FET의 소신호(small signal)에 대한 등가회로, 즉 모델을 공부해보자. 트랜지스터의 DC 바이어싱에 관련된 전류, 전압은 V_BE, I_C와 같이 모두 대문자로 표기한다. AC 신호에 대해서는 v_be, i_c와 같이 소문자로 표현한다. DC와 AC를 같이 언급할 때는 v_BE, i_C와 같이 첨자를 대문자로 사용한다. 기본적으로 AC와 DC는 중첩의 원리에 다라 각각 따로 해석을 할 수 있다. 이전 글 까.. 2022. 4. 22.
카드뉴스 ppt 템플릿 무료 다운로드 - 금융, 돈, 경제 사용했던 카드뉴스 템플릿 파일 공유합니다. 제가 썼던 내용(사진, 글)은 전부 개인적인 내용이라 지웠어요. 틀만 있는 파일입니다. ppt 페이지 1:1 비율로 맞추어 제작한 것 입니다. 중요한 발표는 아니었어서 간단하게 만든 템플릿입니다. 개인적으로 사용하는 건 문제없고 이상한 곳에 올리거나 재공유 이런건 자제 부탁드립니다. 2022. 4. 21.
[FET 바이어스 회로] 공핍형, 증가형 MOSFET 의 전압나누기 바이어스 회로 공핍형 MOSFET의 전압나누기 바이어스 회로 공핍형 MOSFET의 바이어스 회로는 기본적으로 JFET의 바이어스 회로와 유사하다. MOSFET의 입력전압 V_GS와 출력전류 I_D의 관계(특성곡선)은 JFET와 비슷하기 때문이다. 두 특성곡선의 차이점은 공핍형 MOSFET에서는 이 특성곡선이 V_GS가 양인 경우도 가능하고 I_D 도 I_DSS 이상의 값을 가질 수 있다는 것이다. 이에 따라 소자의 동작점도 이 영역에 존재할 수 있게 된다. 결과적으로 앞에서 논의한 바이어스 회로에 공핍형 MOSFET을 대체해도 MOSFET에 맞는 바이어스 회로가 될 수 있다. 위 회로는 기본적으로 JFET의 전압나누기 바이어스 회로에서 JFET 대신에 공핍형 MOSFET으로 대체한 회로이다. 그래서 회로 해석도 JFE.. 2022. 4. 20.
[FET 바이어스 회로] JFET 공통 드레인 바이어스 회로, 공통 게이트 바이어스 회로 JFET 공통 드레인 바이어스 회로 공통 드레인 바이어스 회로에서는 입력 신호 v_i가 게이트로 들어가고 출력 신호 v_0는 소스 단자로 나온다. 드레인은 공통(common)이다. 이 회로는 양극 접합트랜지스터의 공통 콜렉터 바이어스 회로에 대응된다. 참고 2022.04.14 - [트랜지스터의 바이어스 회로] 공통 베이스 바이어스, 콜렉터 바이어스 회로 입력 부분에 Kirchoff 법칙을 적용하면 인데 여기서 게이트 전류 I_G = 0 이므로 이고, 따라서 게이트-소스 전압은 아래와 같이 구할 수 있다. 그리고 이 회로에서 I_D ≒ I_S 이므로 위의 식은 V_GS = -I_D*R_S 로 바꿔 쓸 수 있고 이를 JFET 에서의 입력전압 V_GS와 출력전류 I_D와의 관계식(제곱의 관계)에 대입하면 아래.. 2022. 4. 19.
[FET 바이어스 회로] JFET 공통 소스 바이어스 회로 - 자체 바이어스 / 전압나누기 회로 JFET 공통 소스 바이어스 회로 공통 소스 증폭기에서는 입력신호 v_i가 게이트 단자로 들어가고 출력신호 v0가 드레인 단자로 나온다. 소스 단자는 공통(common, 접지 또는 전원연결)으로 사용한다. 전압증폭기로 가장 널리 사용되고 있는 것이 공통 소스 증폭기이다. 공통 소스 증폭기를 위한 바이어스 회로에는 아래 세 가지가 있을 수 있다. 1. 고정 바이어스 회로 2. 자체 바이어스 회로 3. 전압나누기 바이어스 회로 1번은 이전 글 참고 2022.04.17 - [FET 바이어스 회로] JFET 공통 소스 바이어스 회로 - 고정 바이어스 회로 2. 자체 바이어스 회로 자체 바이어스(self bias) 회로는 JFET에서 널리 사용되고 있는 바이어스 회로이다. 자체 바이어스 회로이다. 고정 바이어스 .. 2022. 4. 18.
[FET 바이어스 회로] JFET 공통 소스 바이어스 회로 - 고정 바이어스 회로 JFET 공통 소스 바이어스 회로 공통 소스 증폭기에서는 입력신호 v_i가 게이트 단자로 들어가고 출력신호 v0가 드레인 단자로 나온다. 소스 단자는 공통(common, 접지 또는 전원연결)으로 사용한다. 전압증폭기로 가장 널리 사용되고 있는 것이 공통 소스 증폭기이다. 공통 소스 증폭기를 위한 바이어스 회로에는 아래 세 가지가 있을 수 있다. 1. 고정 바이어스 회로 2. 자체 바이어스 회로 3. 전압나누기 바이어스 회로 1. 고정 바이어스 회로 고정 바이어스 회로 예시다. 이 회로에서는 n-채널 JFET의 바이어스 전압 V_GS를 공급하기 위해 전원 V_GG를 사용하고 있다. 이 전원에 의해 게이트가 소스에 대해 항상 - 로 유지된다. 이렇게 고정된 전원에 의해 FET가 바이어스되기 때문에 이 회로를.. 2022. 4. 17.
[FET 바이어스 회로] FET 바이어스 회로 (Field Effect Transistor) 양극 접합트랜지스터는 전류로 제어되는 소자인 데 반해, FET는 전압으로 제어되는 소자이다. 따라서 양극 접합트랜지스터에서는 베이스 전류 I_B를 조절하여 소자가 원하는 지점(활동영역, active region)에서 작동되도록 하는데 반해, FET에서는 게이트 전압 V_GS를 조절하여 원하는 지점(포화영역, saturation region)에서 소자가 동작하도록 만든다. 그리고 양극 접합트랜지스터의 입력과 출력 사이의 관계는 직선전인 데 반해(콜렉터전류 = β*베이스전류), FET에서는 입력과 출력 사이의 관계는 제곱의 관계를 나타낸다. JFET와 공핍형(depletion) MOSFET 에서는 입력전압 V_GS와 출력전류 I_D의 관계는.. 2022. 4. 16.
3:4 카드뉴스 ppt 템플릿 무료 다운로드 - 파랑 사용했던 카드뉴스 템플릿 파일 공유합니다. 3:4 비율입니다. 제가 썼던 내용(사진, 글)은 전부 개인적인 내용이라 지웠어요. 틀만 있는 파일입니다. ppt 페이지 3:4 비율로 맞추어 제작한 것 입니다. 중요한 발표는 아니었어서 간단하게 만든 템플릿입니다. 개인적으로 사용하는 건 문제없고 이상한 곳에 올리거나 재공유 이런건 자제 부탁드립니다. 2022. 4. 15.
반응형

티스토리툴바